מבנה המחשב ותכן לוגי מר מרצה כללי להנדסה חפש בקורס

פרק 1 - הקדמה כללית ▼
סקירה של מהפכת המחשבים, קטגוריות מחשוב, מודל שכבות החומרה והתוכנה, שכבות קוד (שפה עילאית, אסמבלי, שפת מכונה), גישת המחשב לעולם החיצוני: התקני I/O, זכרונות DRAM ו-SRAM, רשת מחשבים - Ethernet ו-Internet, מודל פון-נוימן (von-Neumann), ה-ISA, מעבד RISC ומעבד CISC.

פרק 2 - ייצוג מספרים ▼
הפרק עוסק בייצוג מספרים עשרוניים ובינארים, 4 פעולות אריתמטיות עם מספרים בינאריים חיוביים, המספרים המשלימים וביצוע פעולות עם מספרים בינאריים מכוונים. נושאים נוספים בפרק לפי דרישה הם: קודים בינאריים שונים (קוד BCD, קוד GRAY, קודים משלימים, קודים ממושקלים, קודים ליניארים - המינג, אופן הכתיבה של קוד במשרד ובמקלט ויכולת גילוי ותיקון שגיאות) וייצוג מספרים בשיטת הנקודה הצפה (בפורמט IEEE754).

פרק 3 - הערכת ביצועי מעבד ▼
מחזור שעון CCT וקצב שעון CR, זמן ביצוע תכנית CPUtime, מדד CPI, מדד SpeedUp, מדד MIPS, חוק אמדל (Amdahel's Law), תוכנות Benchmarks להערכת ביצועי מעבדים.

פרק 4 - עקרונות וחזרה על מערכות ספרתיות ▼
הגדרת אלגברה בוליאנית (מיתוג), טבלת אמת, משתנים וליטרים בוליאניים, משפטים של האלגברה הבוליאנית, פונקציות בוליאניות ושערים לוגים, מימושים שונים, צמצום של פונקציות עם מפת קרנו, מעגלים צירופיים: מחבר חלקי (HA), מחבר מלא (FA), מחבר בינארי, משווה גודל (Magnitude Comparator), מפענח בינארי (Decoder), מרבב (MUX), מקודד (Encoder), מפלג (DMUX). מערכות עקיבה: יחידות זיכרון (Latches, FF), אוגרים (Registers).

פרק 5 - בניית רכיבים לוגים ▼
יחידת ה-ALU (Arithmetic Logic Unit), אוגרים/מחסניות (Registers) ומקבץ האוגרים של המעבד (Register File).

פרק 6 - האסמבלי של מעבדי ה-MIPS ▼
עיקרון ההפשטה, ה-MIPS (חברה, הגדרה ומדד), מהו ה-ISA ומבנה הארכיטקטורה של מחשבי MIPS32, פקודות מסוגים R-Type, I-Type, J-Type. אוגר האפס, פעולות: add, sub, and, or, sll, srl, sra, lw, sw, beq, bne, j
אוגרים מיוחדים: hi, lo, zero. מבנה זיכרון של מחשב MIPS32. אוגר ה-PC ותפקידו. פקודות על בתים בודדים, פסאודו פקודות: move, li, la, blt.

פרק 7 - המעבד החד-מחזורי ▼
נתיב הנתונים, יחידת בקרה ראשית, יחידת בקרה משנית, 5 שלבי המעבד: Instruction Fetch, Decode, Execute, Memory, Write Back, מימוש פקודות R-Type, מימוש פקודות lw ו-sw, מימוש פקודות beq ו-jump, הערכת זמנים וביצועי מעבד

פרק 8 - המעבד הרב-מחזורי (Multi-Cycle Processor) ▼
פיצול פקודות למספר מחזורי שעון (Multicycle processor): IF, ID, MEM, WB. אוגרים: A, B, IR, MDR, ALUOut. תוספות בחומרה, מימוש יחידת הזכרון באמצעות מערכת FSM, שלבי ביצוע הפקודות של מעבד MIPS רב-מחזורי, מימוש יחידת הבקרה עם ROM ועם PLA.

פרק 9 - מעבד העובד בשיטת הצנרת (Pipeline Processor) ▼
מהי הצנרה (pipeline), אוגרי הצנרת IF/ID, ID/EX, EX/MEM, MEM/WB ושלבים בצנרת, תרשים פעימות שעון רבות (multiple clock cycle pipeline diagram), תרשים פעימת שעון בודדת (single clock cycle pipeline diagram), קווי הבקרה של מעבד הצנרת, סיכונים בצנרת: סיכוני מבנה (structural hazards), סיכוני נתונים (data hazards), סיכוני בקרה (control hazards). פתרונות: עיכוב (stall) והכנסת nop בקוד, יחידת ההעברה (forwarding unit), יחידת איתור סיכונים (Hazard Detection Unit), שיטות חיזוי (Prediction).

פרק 10 - פסיקות וחריגות

פרק 11 - ייצוג מספרים בשיטת הנקודה הצפה ▼
ייצוג מדעי וייצוג בשיטת נקודה צפה (floating point), מספרים א-נורמלים (de-normalized) וערכים שמורים. נקודה צפה עם 8 ביטים ופעולות אריתמטיות - חיבור, חיסור, כפל, חילוק. שיטות עיגול והסיביות Guard, Round, Sticky. נקודה צפה ב-32 ביט (single precision) ונקודה צפה ב-64 ביט (double precision).